Percobaan 2 Kondisi 7
1. Kondisi [Kembali]
Kondisi 7
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input
B0=1, B1=0, B2=clock
2. Gambar Rangkaian [Kembali]
3. Video Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Rangkaian pada gambar merupakan percobaan T flip-flop yang dibuat menggunakan IC 74LS112, yaitu JK flip-flop yang memiliki input aktif rendah (ditandai dengan garis di atas huruf). Prinsip dasarnya, T flip-flop bisa dibentuk dari JK flip-flop dengan cara menghubungkan input J dan K menjadi satu, lalu diberi logika “1”. Pada rangkaian ini, kondisi input ditentukan sebagai B0 = 1, B1 = 0, dan B2 = clock.
Ketika B0 = 1, maka sinyal logika tinggi diberikan ke input J, sementara B1 = 0 menyebabkan input K juga menerima logika tinggi (karena terhubung secara logika aktif rendah pada IC). Dengan konfigurasi J = 1 dan K = 1, JK flip-flop akan bekerja dalam mode toggle, artinya setiap kali sinyal clock (B2) mengalami transisi naik (rising edge), keluaran Q (H7) akan berubah ke keadaan yang berlawanan dari sebelumnya — jika semula 0 menjadi 1, jika semula 1 menjadi 0.
Sementara itu, Q̅ (H6) akan selalu menunjukkan nilai kebalikan dari Q. Karena clock yang digunakan berupa pulsa periodik, maka output Q akan terus berganti antara 0 dan 1 sesuai frekuensi clock, sehingga tercipta gelombang persegi yang stabil. Dengan demikian, fungsi utama rangkaian ini adalah untuk membagi frekuensi clock menjadi setengahnya dan memperlihatkan prinsip kerja T flip-flop (toggle flip-flop), di mana satu pulsa clock mengubah keadaan keluaran.
5. Download File [Kembali]
Komentar
Posting Komentar