Laporan Akhir 2

-
Laporan 2


Laporan Akhir 2


  •  1. Jurnal[kembali]





     2. Alat dan Bahan [kembali]

    Alat yang Digunakan

    Gambar 2.1 Module D’Lorenzo

    Gambar 2.2 DL2203S Module D’Lorenzo


    Gambar 2.2 Jumper
    1. Panel DL 2203C
    2. Panel DL 2203D
    3. Panel DL 2203S
    4. Jumper

     3. Rangkaian Simulasi [kembali] 

    Percobaan 2a


    Percobaan 2b

     4. Prinsip Kerja Rangkaian [kembali]

    Percobaan 2a

    Rangkaian yang ditampilkan berfungsi sebagai konverter bilangan biner 8-bit menjadi bilangan Binary-Coded Decimal (BCD) dua digit, menggunakan dua buah pencacah biner 4-bit yang dapat di-preset (tipe 74193). Delapan sakelar tunggal (B0 hingga B7) berfungsi sebagai masukan bilangan biner 8-bit, dengan B7 sebagai Most Significant Bit (MSB) dan B0 sebagai Least Significant Bit (LSB).

    Langkah pertama adalah memasukkan bilangan biner. Seluruh 8-bit masukan (B0-B7) dihubungkan ke pin Data Input (D0-D3) kedua IC 74193. IC U1 (di bawah) menerima empat bit terendah (B0-B3) dan IC U2 (di atas) menerima empat bit tertinggi (B4-B7). Pin Master Reset (MR) kedua IC dihubungkan ke ground secara permanen, yang menunjukkan bahwa reset tidak digunakan, namun pin Preset Load PL kedua IC dihubungkan bersama dan dikendalikan oleh sakelar untuk menginisialisasi proses.

    Ketika sinyal Load aktif (rendah) pada PL, nilai dari sakelar B0-B7 secara bersamaan akan di-load (dimuat) ke output Q0-Q3 dari masing-masing IC (U1 dan U2). Setelah nilai biner dimuat, proses konversi BCD akan dimulai. Meskipun pencacah 74193 memiliki kemampuan Up (UP) dan Down (DN), dalam konfigurasi ini, ia hanya berfungsi sebagai register masukan yang di-load secara paralel.

    Output Q0-Q3 dari U2 (digit BCD puluhan) dan Q0-Q3 dari U1 (digit BCD satuan) kemudian masing-masing dihubungkan ke empat dioda dan LED indikator (D1-D4 untuk U2, D5-D8 untuk U1) yang menampilkan hasil konversi BCD 2-digit. LED yang menyala (status logika Tinggi atau '1') menunjukkan nilai biner dari digit BCD tersebut, sehingga pengguna dapat membaca representasi BCD dari bilangan biner 8-bit yang dimasukkan.

    Percobaan 2b

    Pada Percobaan 2b ini dua IC counter 74LS193 (U1 dan U4) bertindak sebagai dua counter 4-bit. Di depan input data terdapat dua gerbang NOR yang dipakai untuk mendeteksi kondisi tertentu dari saklar; gerbang NOR akan menghasilkan logika aktif ketika kombinasi inputnya adalah 00. dengan kata lain ketika salah satu saklar SPDT berpindah dari 1 ke 0 kondisi deteksi terjadi dan sinyal keluaran NOR akan aktif untuk memicu proses berikutnya. Dalam konfigurasi percobaan ini perpindahan posisi saklar (edge 1→0) dimanfaatkan sebagai pemicu manual sehingga setiap kali saklar diubah counter akan maju/mundur satu langkah sesuai mode (CPU untuk naik, CPD untuk turun).

    5. Video Rangkaian [kembali] 

    Percobaan 2


    6. Analisa [kembali]



    7. Link Download [kembali]
        File Laporan Akhir (disini)
        Rangkaian Proteus [klik disini]
        Video Rangkaian [klik disini]
       


        

Komentar

Posting Komentar